先容

步进电机是一种应用范围庸俗的驱动末端安装，其责任旨趣是将输入的电脉冲信号进行养息，使自己产生相对应的角位移或者线位移。

步进电机的角位移量或线位移量与步进电机接纳到的脉冲数成正比，即输入的脉冲信号越多，步进电机的角位移或线位移就越多。

而步进电机的转速则由输入脉冲的频率末端，输入的电脉冲信号的频率越高，步进电机的转 速就越快。

步进电机阐明结构的不同，主要不错分为3种类 型，即响应式（VR）、永磁式（PM）和搀和式（HS）。

本次设想所接管的步进电机是四违反应式步进电机，其暗意图如图 1 所示。

与传统设想方法比较，接管基于硬件描画说话/现场可编程门阵列HDL/FPGA（Hardware Description Language，Field Programmable Gate Array）的EDA（Electronic Design Automation）设想方法设想数字系统有强劲的优胜性，且已成为大界限集成电路设想中使用最庸俗的一种方法。

在末端驱动步进电机时，由于步进电机能平直接纳数字量的输入来末端电脉冲，且电路设想比较浅易，适当接管HDL/FPGA兑现；

通过FPGA引诱器具QuartusⅡ不错高效地进行编译概述、波形仿真、下载测试，从而野蛮简化设想、普及 效果、兑现功能模块化。

步进电机的责任旨趣和驱动花式

如图 1 所示，步进电机主要由2部分构成：一个是定子，上头有几组缠绕着线圈的齿；另一部分是可解放动掸的转子。

定子有4相绕组，转子上一共有6个齿。以电机的四相单四拍的通电模式为例，响应式步进电机的责任旨趣是运用了物理上的“磁通老是力 图使我方通过的旅途的磁阻最小”所产生的磁阻转矩，驱动电机发生动掸。

开始时，唯有B相绕组通电，由于电流在步进电机中产生一个穿过转子的磁场，而这个磁场将转子磁化，此时距离B相最近的齿会被眩惑， 直到与B相绕组对王人。

由于图中0、3号齿本就与 B 相绕组对王人，是以此时转子不发生动掸。

唯有当C相绕组通电时，因为距离 C 相绕组最近的1、4号齿未与C相绕组对王人，是以此时在磁场的作用下，C相绕组会产生一个眩惑转矩，眩惑距离 C 相绕组最近的1、4号齿向 C 相绕组围聚。

即在磁场作用下，转子逆时针动掸。当转子动掸至1、4号齿与 C 相绕组对王人时罢手。

当唯有D相绕组通电时，因为磁场作用，2、5号齿被眩惑，转子发生动掸。

依此类推，通过无间切换通电的相，电机就能欺压地动掸。

除了电机每次单重叠电的供电花式，即四相单四拍的通电花式以外，电机的四相绕组的供电花式还有四相双四拍和四相单、双八拍的通电花式。

四相双四拍的通电花式为：每次有两相相邻绕组接通电源，如 A、B相绕组通电而C、D相绕组欠亨电。

若启动状态如图1所示，那么 A、B相绕组通电时，因为磁场作用产生的动掸力矩，会眩惑 0、3号齿与A、B相绕组磁极的中间线对王人。

当唯有B、C相绕组通电时，同理0、3号齿应该与B、C相绕组磁极的中间线对王人。依此类推可取得供电花式为四相双四拍时电机的动掸状态。

本次设想接管的四相单、双八拍的通电花式为单重叠电和双重叠电轮换进行的模式。

这种模式将步进电天真掸1圈的拍数从4拍变为8拍，使步进电机每次动掸的角度变为四拍气象下的1/2，即四相单、双八拍的步距角是单四拍或双四拍步距角的 1/2。

当末端电机回转时，只需要将四相绕组的通电步调改为与电机正转时的通电步调违反即可。步进电机的步距角等于步进电机每转一次时转子转过的角度。

步距角的盘算公式为：

式（1）中：m为步进电机径向相对的绕组数，也等于相数；C 为步进电机责任的拍数和相数的比值。

即步进电机以单四拍和双四拍的通电模式责任时，C=1，而当步进电机以单八拍和双八拍的通电模式责任时，C=2；

Zk为转子的小齿数，本次设想所使用的四相步进电机的转子小齿数为64。

步进电机驱动末端的兑现

本次设想接管四相单、双八拍的通电模式来末端四相步进电机的动掸，A、B、C、D 这 4 个相的通电与否由4路I/O信号并行末端，即由FPGA的四位 I/O口输出4路脉冲信号，远隔末端四相步进电机的4个相。

FPGA 输出的脉冲信号流程功率放大之后，参加步进电机的各相绕组，由此便兑现了由FPGA 输出的脉冲信号平直末端步进电机的驱动，而不再需要脉冲分拨器来对输入的电脉冲信号进行分拨。

图2为四相步进电机与FPGA板的联贯暗意图。

按照四相单、双八拍的末端方法来驱动四相步进电机进行正转时，电机四相绕组的通电步调轮番为A→AB→B→BC→C→CD→D→DA。

高电平为接通电源，低电平为不接通电源，容易取得在末端电机正转时，FPGA四位 I/O 口的值，如表1所示。

当电机回转时， 4个相的通电步调与电机正转时的通电步调违反，即通电相序为A→DA→D→CD→C→BC→B→AB，此时FPGA四位I/O口的值应与电机正转时四位I/O口输出值的步调违反。

因为步进电机需要完成正转和回转2种责任，是以末端四相步进电机不仅需要能驱动电天真掸的电脉 冲信号 clk，还需要复位信号 rst 和末端电机正回转的标的信号 dir。

步进电机的旨趣图如图 3 所示。

本设想接管VerilogHDL的编程方法 ，在Quartus II 9.1软件中兑现步进电机驱动末端电路的搭建、编译和波形仿真等责任。

其中，兑现主邀功能部分的代码如下：

代码主要兑现了驱动电机时四位I/O口的8种输 出状态，以及通过标的末端变量dir来末端电机的正转和回转。

当通过使用要求语句时，state 的值为 000～ 111，远隔对输出变量step_drive 进行赋值。

state 的值一共有8个，每个值对应着步进电机4个相的不同通电状态，当末端标的的变量 dir 为1时，电机正转，state 的值按照上头代码所展示的从上到下的步调轮番变化；

而末端标的的变量dir为0时，电机回转，state 的值按照自下而上的步调轮番变化。

波形仿真与下载测试

运用Quartus II 9.1软件对通盘这个词步进电机驱动末端 器设想HDL代码并进行波形仿真。

图4为电机正转时 FPGA 四路 I/O 口的输出波形及接纳到复位信号后的输出波形。

其中clk为末端电天真掸的电脉冲信号；StepEnable为末端电机是否责任的使能端，在进行波形仿真时，StepEnable 一直处于置1状态；rst 为复位信号，置 1 时电机浅近运转，置 0 时电机复位；

dir 为标的信号，当 dir的值为1时，电机正转（逆时针旋转），当dir的值为0时，电机回转（逆时针旋转）。

电机回转时的FPGA的四路 I/O 口的输出波形如图5所示，FPGA 四路 I/O 口数值为 0001，即步进电机回转时第一个状态为A重叠电，随后四路 I/O 口输出波形和表 1 所描画的违反。当接纳到复位信号时，四路 I/O口的值变为 0000，然后重新从 0001 开始。

即当步进电机接纳到复位信号以后，步进电机的4个相均欠亨电，然后重新从A重叠电的状态开始，步进电机重新开始旋转。

当兑现末端步进电机进行正回转状态切换的功能时，FPGA的四路I/O口的输出波形如图 6 所示。

当标的信号dir的值由1变为0时，四路I/O口的值为0011， 不才一个使电机旋转的电脉冲信号到达后，四位I/O输出的值变为0010，即电机由正转换为回转的状态。

是以在末端电机在从正转换为回转（或回转换为正转）时，电机保捏现存的状态，等下一个末端电机旋转的脉冲信号到来时，电机变为回转状态（正转状态）。

通过波形仿真末端，考据了步进电机驱动末端器设办法子的功能，即野蛮末端电机进行正转、回转、 复位及正回转状态的切换。

流程下载测试，与仿真结 果相符，达到了设想要求。

结语

本文先容了使用Verilog HDL对步进电机的驱动 电路进行描画，运用Quartus II软件对 Verilog HDL 设办法子进行逻辑功能的考据。

最终通过 FPGA 引诱板下载测试，完成了对步进电机驱动末端的实质功能的考据覆冰位置皆存在一定相干，蚁集上文模拟末端及拜谒征询，现得出以下几点论断：

①跟着环境温度冉冉裁汰，导线覆冰厚度体现为先增后减小的变化轨则。在﹣5 ℃时导线覆冰相对较薄，-10 ℃时覆冰厚度加多到最大值，在﹣15 ℃时，导线覆冰厚度再次变薄。

②跟着温度的裁汰，覆冰区域冉冉向导线顶风侧推移，同期导线覆冰区域冉冉呈现面积增大的趋势。

③导线周围水汽附着位置受湍流及重力的影响。

Fluent 在模拟微地形覆冰时具有适用可能性，但就单一温度要求对导线覆冰进行分析，还 存在一定的局限性。

软件内可控参数还包含水汽量、风向角等，还可在建模时加入抵牾物模拟风水岭。具体多身分蚁集分析末端是否可靠、参数如何缔造还有待进一步接续论证。

#中国东说念主为若何此困顿#开yun体育网